El subsistema del procesador y soporte de elementos

En este subsistema se encuentra el procesador, el manejo de DMA, el control de interrupciones por Hardware, el generador de reloj y los contadores de reloj. La parte principal del diseño de la IBM-PC se basa en el procesador 8088 de INTEL, la implantación de este procesador permite que se pueda incorporar el coprocesador matemático 8087 al sistema. El procesador opera con una frecuencia de 4.77 Mhz. Esta velocidad de reloj se obtiene dividiendo en tres a la frecuencia de un cristal de 14.31818 Mhz.

Con la frecuencia de reloj de 4.77 Mhz, los ciclos de bus del 8088 son cuatro ciclos de 210 ns --esto es, 840 ns por ciclo de bus--. Los ciclos de E/S toman cinco ciclos de 210 ns (o 1.05 microsegundos).

Como un apoyo al procesador para el soporte de dispositivos, este subsistema tiene implantado cuatro canales de 20 bits para DMA, tres canales de 16 bits para contadores de reloj, y ocho niveles de prioridad de interrupciones.

El sistema utiliza los canales, correspondientes a los contadores reloj, de la siguiente manera:

• El canal 0 se utiliza para llevar el tiempo y solicitar los ciclos de refresco del canal DMA.

• El canal 1 se utiliza como contador de propósito general.

• El canal 2 se utiliza como soporte para la generación de tono de la bocina.

Tres de los cuatro canales de DMA actúan sobre el bus de E/S y proporcionan el soporte de transferencias de datos de alta velocidad entre los dispositivos de E/S y la memoria, sin la intervención del procesador. El cuarto canal de DMA está programado para hacer el refresco dinámico de la memoria.

Para programar el canal de DMA destinado al refresco de la memoria, se programa un canal del contador de reloj para que periódicamente solicite una transferencia DMA. Esto crea un ciclo de lectura a memoria que está disponible para hacer el refresco de almacenamiento dinámico en la tarjeta del sistema y en las ranuras de expansión. Todas las transferencias de datos DMA, excepto el canal de refresco, toman cinco ciclos de reloj de 210 ns, o de 1.05 $\mu$s si la línea ready del procesador esta activa. Los ciclos de refresco del DMA toman cuatro ciclos de reloj (esto es, 840 ns).

La tarjeta principal utiliza dos niveles de interrupción de los ocho disponibles, los seis niveles restantes se utilizan en las ranuras de expasión de E/S. El nivel 0 tiene la máxima prioridad y se conecta al canal 1 del dispositivo de reloj, lo cual proporciona una interrupción periódica. El nivel 1 se conecta a los circuitos del adaptador de teclado y recibe una interrupción por cada código de rastreo enviado por el teclado.